Les vétérans du monde des puces se réunissent pour concevoir des puces de serveur RISC-V personnalisables et basées sur des puces • The Register

Une startup de la Silicon Valley sort aujourd’hui du mode furtif, promettant publiquement de fournir des processeurs RISC-V hautes performances de classe centre de données.

Ventana Micro Systems a déclaré depuis sa création en 2018 avoir obtenu un financement de 53 millions de dollars dans les séries A et B, ces dernières totalisant 38 millions de dollars et dirigées par les fondateurs de Marvell, Sehat Sutardja et Weili Dai.

On espère que les premiers échantillons de ses processeurs RISC-V 64 bits seront partagés avec les clients au cours du second semestre de l’année prochaine et expédiés en volume au cours du premier semestre 2023. Il convient de rappeler que les grandes entreprises s’engagent rarement de manière significative à utiliser le silicium de quelqu’un jusqu’à ce qu’il atteigne la deuxième génération ; la première génération est principalement destinée à l’évaluation de la plate-forme, où se trouve actuellement Ventana.

Les processeurs, nous a expliqué le PDG et cofondateur Balaji Baktha, utiliseront une approche par puces, comme on l’a vu avec AMD et dernièrement Intel. C’est-à-dire que chaque puce contiendra un certain nombre de matrices discrètes – certaines avec des cœurs de processeur, certaines avec une accélération personnalisée et d’autres avec des interfaces d’E/S et de mémoire – interconnectées au sein d’un seul boîtier.

L’idée étant que les matrices de calcul et d’E/S seront conçues par Ventana, et les matrices d’accélération personnalisées seront spécifiées par le client pour un processeur donné, et le tout emballé par Ventana, en utilisant ses partenaires de fonderie, pour ses clients individuels. Jusqu’à une demi-douzaine de puces peuvent être placées dans un boîtier de processeur.

À un moment donné à l’avenir, un client pourrait reprendre la fabrication et assembler les matrices lui-même. Pour l’instant, Ventana a déclaré qu’elle superviserait la production des processeurs, de la conception à la vérification, en passant par le rubanage, la fabrication et l’emballage par les fonderies jusqu’à l’expédition pour ses clients. Certaines puces, notamment les puces CPU, utiliseront le nœud 5 nm de TSMC, nous dit-on ; les autres matrices peuvent utiliser le nœud le plus approprié si nécessaire.

Ces puces devraient être, au moins initialement, utilisées pour des choses comme les processeurs de contrôle et de plan de données, et les systèmes sur puces pour les appareils de sécurité et de stockage, pour les hyperscalers et les entreprises similaires qui construisent beaucoup de leurs propres serveurs et centres de données. et veulent inclure des fonctionnalités spécifiques au niveau du silicium.

Ces clients ont été attirés par RISC-V parce que, d’une part, il leur permet d’étendre l’architecture ouverte et libre de droits d’auteur avec leurs propres instructions personnalisées qui accélèrent des tâches particulières, selon Baktha.

Ces instructions personnalisées apparaissent aux programmeurs de bas niveau comme des extensions RISC-V ISA. Supposons que vous vouliez que votre processeur Ventana accélère la décompression des données. Sur l’une des puces personnalisées, vous spécifiez la logique numérique pour effectuer cette tâche dans le matériel. Lorsque le code de l’application ou du micrologiciel souhaite effectuer une décompression, il utilise des instructions personnalisées également définies par le client. Le cœur du processeur exécutant ce code voit ces instructions et communique avec le dé personnalisé pour terminer les opérations rapidement, et renvoie les résultats au code appelant. En ce qui concerne le programme, il a été traité en un rien de temps par certaines instructions CPU alors qu’en fait la charge de travail était gérée par un dé connecté.

Certaines tâches sont mieux gérées par des moteurs mappés en mémoire comme on le voit dans d’autres systèmes sur puces, bien que certaines bénéficieront sans doute d’être traitées comme s’il s’agissait d’instructions.

Toutes les matrices sont reliées entre elles à l’aide d’une interconnexion conçue par Ventana qui est dite cohérente en cache, a une latence d’accès de 8 ns et peut passer jusqu’à 16 Gbit/s par voie. La startup pense que cela conviendra à la connexion cohérente des cœurs de processeur, des matrices d’accélération, du stockage sur puce et des interfaces qui communiquent avec la RAM hors puce, les périphériques PCIe et d’autres E/S.

En tant que client, vous devez simplement vous assurer que la conception de votre matrice personnalisée respecte les spécifications de l’interconnexion – censées suivre la norme d’interface physique Open Domain-Specific Architecture (ODSA) de l’Open Compute Project – et qu’elle peut donc être insérée directement. aussi simple et moins cher que, disons, la licence des cœurs de processeur d’Arm et leur conception dans un système sur puce avec accélération personnalisée.

Cela signifie également que ces instructions et fonctionnalités connectées restent exclusives aux puces des clients pour leur usage privé. Dans le passé, si vous demandiez à Arm d’étendre son ISA, vous pourriez constater que si Arm était d’accord, ces instructions et fonctionnalités finiraient par être disponibles pour tous les titulaires de licence, ce dont les grands joueurs n’étaient pas satisfaits. Cela dit, Arm permet désormais aux clients d’ajouter des instructions supplémentaires à ses cœurs de qualité microcontrôleur Armv8-M.

Les matrices de calcul de Ventana comportent chacune 16 cœurs RISC-V. Baktha a déclaré que ces cœurs superscalaires à quatre largeurs en panne devraient surpasser les rivaux RV64 et au moins correspondre aux processeurs de classe centre de données Neoverse d’Arm.

Qui est derrière ?

En parcourant la liste du personnel de Ventana sur LinkedIn, nous pouvons voir des ingénieurs et des chefs de produits qui ont passé des années chez Arm, Applied Micro, Ampere, AMD, Samsung, Intel, Xilinx et d’autres grands noms du monde des semi-conducteurs. Ils ont beaucoup d’expérience dans la conception, la vérification et l’enregistrement des cœurs de processeur Arm et x86 64 bits.

Ventana peut ressembler à un retour de l’équipe derrière les processeurs de serveur X-Gene Arm d’Applied Micro – la famille de puces du début des années 2010 qui n’a pas réussi à mettre le feu au monde, et a fini entre les mains de la société de capital-investissement Carlyle Group, qui finance aujourd’hui Ampere, le plus récent processeur de serveur Arm. Baktha ainsi que le cofondateur et architecte en chef de Ventana, Greg Favor, ont, par exemple, été fortement impliqués dans le développement de la série X-Gene chez Applied Micro.

Mais pour nous, il semble plus que Ventana soit une collection de personnes de toutes les parties du monde des semi-conducteurs, pas seulement Applied Micro, qui ayant vu comment les concepteurs de processeurs dominants – Intel, Arm et AMD, principalement – ont approché le monde de l’entreprise maintenant veulent faire quelque chose de différent et mieux. D’une certaine manière, avec la nature de RISC-V, ils veulent être leur propre bras.

Baktha a déclaré que les tentatives de processeur de centre de données d’Applied Micro ont échoué parce que le monde Arm n’avait pas tout à fait l’écosystème logiciel convivial nécessaire pour les serveurs et qu’Applied Micro n’avait pas accès aux nœuds de processus de fabrication de pointe. Cette fois-ci, a-t-il déclaré, Ventana peut réserver de la capacité avec TSMC et ses nœuds de pointe, et l’écosystème RISC-V prend forme, de sorte que sa startup a de meilleures chances de réussir.

« Nous voulons qu’Arm réussisse », nous a-t-il dit, ajoutant rapidement: « Mais il y a beaucoup de place pour tout le monde. » ®