Les charges de travail de données prennent une pause avec la technologie de processus DDR5 et HKMG de Samsung


Récemment, Samsung a déployé une soi-disant première dans l’industrie: un module DDR5 de 512 Go. Cette DDR5 est basée sur la technologie de processus HKMG (Metal Gate) à constante diélectrique élevée (k), qui ciblera les charges de travail gourmandes en données dans les applications d’intelligence artificielle (IA), de calcul intensif et d’apprentissage automatique (ML).

Le nouveau module DDR5 de Samsung pour le calcul intensif en bande passante dans les applications AI et ML.

Le nouveau module DDR5 de Samsung pour le calcul intensif en bande passante dans les applications AI et ML. Image utilisée avec l’aimable autorisation de Samsung

Depuis 2010, Samsung utilise le processus HKMG pour concevoir des semi-conducteurs basés sur la logique afin d’atténuer la dissipation d’énergie et de puissance dans les instances à forte intensité de médias pour les appareils mobiles. En 2014, Samsung a commencé à établir un portefeuille de mémoires dynamiques à accès aléatoire (DRAM), créant des modules de serveur d’une capacité de 256 Go. Finalement, l’industrie de la DRAM a eu besoin de circuits intégrés plus petits, qui nécessitaient moins de matériaux pour atteindre les spécifications de conception souhaitées.

Le nouveau module DDR5 high-k de Samsung représente cette accumulation d’expérience de recherche dans le traitement HKMG et DRAM.

Technologie de processus HKMG

Si les technologies des semi-conducteurs restent sur la bonne voie avec la loi de Moore, les transistors devront se rétrécir tout en offrant un courant de commande élevé et des capacités de commutation élevées. À un moment donné, la fabrication peut s’arrêter avec la technologie de processus CMOS standard.

La fabrication CMOS a un obstacle récurrent dans le développement de DRAM: la capacité. Lors du rétrécissement des transistors, il est également nécessaire de réduire l’épaisseur de l’oxyde de grille. Cependant, l’amincissement de ces matériaux et couches provoque une augmentation du courant de fuite de grille.

L'utilisation de matériaux à haute teneur en k diminuera les niveaux d'écart d'énergie car il présente des caractéristiques similaires aux matériaux à base d'oxynitrure épais.

L’utilisation de matériaux à haute teneur en k diminuera les niveaux d’écart d’énergie car il a des caractéristiques similaires aux matériaux d’oxynitrure épais. Image utilisée avec l’aimable autorisation de Woojin Jeon et de l’Université de Cambridge

Pour éviter que les problèmes de capacité ne deviennent des problèmes de conception, Samsung a recherché la stabilité des matériaux, en particulier dans un à deux matériaux à haute diélectrique pour créer des circuits intégrés à faible consommation d’énergie pour la DRAM.

Schémas d’intégration Gate-First vs Gate-Last

Deux voies de conception peuvent aider les fabricants à s’éloigner de la fabrication CMOS standard.

La première voie pour utiliser le processus HKMG est l’approche «porte d’abord». Cette approche porte d’abord implique un schéma d’intégration qui insère un matériau à haute diélectrique dans le flux de processus CMOS standard.

Le deuxième schéma d’intégration est appelé «porte-en dernier». L’approche de la dernière porte place la couche diélectrique avant le traitement de la grille. Ce placement est avantageux pour les fabricants car il implique un processus à basse température qui ne nécessitera pas une activité thermique élevée, ce qui sera rentable dans le processus de fabrication. Un autre avantage du schéma gate-last est qu’il est plus facile à intégrer dans la fabrication CMOS traditionnelle.

Module DDR5 de 512 Go de Samsung

Le module DDR5 de Samsung est doté de la technologie à huit couches via silicium via (TSV). La société affirme que son matériau HKMG réduit la consommation d’énergie de 13% et double la vitesse de la technologie DDR4 en offrant 7 200 Mbps.

Un exemple de TSV utilisé dans un package de puces

Un exemple de TSV utilisé dans un package de puces. Image utilisée avec l’aimable autorisation de Guo et al.

Le module DDR5 comprend des puces de 32 x 16 Go construites sur un processus de 10 nm qui permettront à la mémoire flash de tirer parti des fonctionnalités hautement métalliques de la technologie HKMG.

Young-Soo Sohn, vice-président de la planification de la mémoire DRAM de Samsung, affirme que Samsung est la seule société de semi-conducteurs à disposer des capacités de logique et de mémoire pour intégrer la technologie logique HKMG dans le développement de la mémoire.

Samsung étend son portefeuille DDR5

Avec le vaste portefeuille de DRAM de Samsung, d’autres grands acteurs tels qu’Intel peuvent travailler en étroite collaboration avec Samsung pour augmenter le marché des appareils DDR5.

Dans un communiqué de presse, Carolyn Duran, vice-présidente et directrice générale d’Intel de la mémoire et de la technologie IO, explique également: «Les équipes d’ingénierie d’Intel s’associent étroitement avec des leaders de la mémoire comme Samsung pour fournir une mémoire DDR5 rapide et économe en énergie, optimisée pour les performances et compatible avec les futurs processeurs Intel Xeon Scalable, dont le nom de code est Sapphire Rapids. »

Laisser un commentaire